3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Pada rangkaian ini terdapat sebuah T flip flop
yang dirangkai dari sebuah JK flip flop yang inputnya disatukan. Pada kaki T
(J-K) dihubungkan ke power sehingga akan selalu berlogika 1. Kaki CLK
dihubungkan pada input clock. Kaki Set (S) dihubungkan pada input switch SPDT B1
dengan keadaaan logika 0. Sedangkan input Reset (R) dihubungkan pada input
switch SPDT B0 dengan keadaaan logika 1. Dari keadaan tersebut output yang
dihasilkan adalah Q=1 dan Q’=0.
Rangkaian T flip-flop memiliki prinsip, yaitu jika input T nya aktif dan
dipengaruhi oleh clock maka outputnya akan berubah-ubah (toogle) dan jika T
tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah-ubah.
Pada rangkaian tersebut, dapat dilihat bahwa kaki
input dari T (kaki JK) bernilai 1. Namun, kaki input tersebut hanya dipengaruhi
oleh input B1 (set) dan reset (B0), dan menyebabkan keluarannya tidak
berubah-ubah. Hal ini bisa terjadi karena clock pada T flip-flop menggunakan
prinsip low active, begitu juga dengan inputan B1 (set) dan B0 (reset). Inputan
set dan reset digunakan untuk mengendalikan keadaan output, sedangkan clock
digunakan untuk mengatur timing perubahan output berdasarkan input T.
Karena nilai B1 = 0, menyebabkan kaki set menjadi
aktif (aktif rendah) dan mengatur output Q menjadi 1. Dan nilai B0 = 1,
menyebabkan kaki reset menjadi non-aktif dan output Q’ menjadi 0. Sehingga,
pada kondisi ini clock tidak akan terpengaruh pada inputan T. Namun, pada saat B1 dan B0 sama sama diatur inputnya menjadi 1. Sinyal
pulsa akan mempangaruhi inputan T, dan output dari Q dan Q’ akan toogle
(berubah-ubah).
5. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar