a. Jumper
Kabel jumper adalah suatu istilah kabel yang ber-diameter kecil yang di dalam dunia elektronika digunakan untuk menghubungkan dua titik atau lebih dan dapat juga untuk menghubungkan 2 komponen elektronika.
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
e. IC 74LS112 (J-K Flip-Flop)
IC 74LS112 adalah rangkaian terpadu (integrated circuit) JK flip-flop yang umum digunakan dalam elektronika digital. 74LS112 merupakan anggota keluarga TTL (transistor-transistor logic) dan dirancang untuk beroperasi dengan catu daya 5 volt.
Berikut adalah beberapa fitur dan karakteristik utama dari IC 74LS112:
Tipe Flip-Flop: 74LS112 adalah JK flip-flop negatif-edge-triggered ganda. Rangkaian ini memiliki dua flip-flop independen dalam satu paket IC.
Input: Setiap flip-flop memiliki dua pin input: J (set) dan K (reset). Input ini mengontrol perubahan keadaan flip-flop.
Input Clock: 74LS112 memiliki input clock umum (CLK) yang memicu perubahan keadaan flip-flop pada tepi jatuh sinyal clock.
Output: Setiap flip-flop memiliki dua pin output: Q dan Q̅ (Q-bar). Output Q mencerminkan keadaan saat ini dari flip-flop, sedangkan output Q̅ adalah komplement dari Q.
Input Asinkron: IC 74LS112 memiliki input preset (PR) dan clear (CLR) asinkron. Ketika input ini diaktifkan, mereka menggantikan clock dan input J/K, memaksa flip-flop ke keadaan tertentu.
Tegangan Operasi: 74LS112 beroperasi dengan tegangan catu daya 5 volt (VCC = 5V). Penting untuk memberikan catu daya yang stabil dalam rentang tegangan yang ditentukan untuk operasi yang benar.
Konfigurasi Pin: IC ini biasanya tersedia dalam paket dual in-line 16-pin (DIP), di mana pin dipetakan untuk berbagai input, output, dan koneksi catu daya.
Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika 1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.
g. Power DC
Vcc berfungsi untuk memberikan tegangan kepada input, dimana disini diberikan kepada switch SPDT.
h. Switch (SW-SPDT)
SPDT adalah singkatan dari Single Pole Double Throw. Switch jenis ini dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan.
i. LED
LED merupakan singkatan dari Light Emitting Diode, merupakan salah satu perangkat semikonduktor yang mengeluarkan cahaya ketika arus listrik melewatinya, dan digunakan sebagai indikator keluaran (output).
Tegangan LED menurut warna yang dihasilkan:
- Infra merah : 1,6 V.
- Merah : 1,8 V – 2,1 V.
- Oranye : 2,2 V.
- Kuning : 2,4 V.
- Hijau : 2,6 V.
- Biru : 3,0 V – 3,5 V.
- Putih : 3,0 – 3,6 V.
- Ultraviolet : 3,5 V.
j. Clock
Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya
dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi
clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
•
Tepi
naik : yaitu saat perubahan
sinyal clock dari logika rendah (0) ke logika tinggi (1).
•
Tepi
turun : yaitu saat perubahan
sinyal clock dari logika tinggi (1) ke logika rendah (0).
•
Logika
tinggi : yaitu saat sinyal clock
berada dalam logika 1.
•
Logika
rendah : yaitu saat sinyal clock berada dalam logika 0.
Pada rangkaian percobaan 1 ini, kita
menggunakan 4 buah JK lip flop.
* Pada JK Flip Flop 1, kaki S terhubung ke B6' sebagai input set, kaki J terhubung ke kaki Q dari JK flip flop kedua, kaki K terhubung ke Q' dari JK flip flop kedua, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H7 sebagai output.
* Pada JK Flip Flop 2, kaki S terhubung ke B5' sebagai input set, kaki J terhubung ke kaki Q dari JK flip flop ketiga, kaki K terhubung ke Q' dari JK flip flop ketiga, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H6 sebagai output.
* Pada JK Flip Flop 3, kaki S terhubung ke B4' sebagai input set, kaki J terhubung ke kaki Q dari JK flip flop keempat, kaki K terhubung ke Q' dari JK flip flop keempat, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H5 sebagai output
* Pada JK flip flop 4, kaki S terhubung ke B3' sebagai input set, kaki J terhubung ke B1, kaki K terhubung ke B1', kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0 sebagai input reset, dan kaki Q terhubung ke H4 sebagai output.
Untuk inputan dari gerbang AND dihubungkan dengan B2 dan CLK.
Untuk menjelaskan prinsip kerjanya, kita akan mengubah nilai dari B0 hingga B6 secara bervariasi. Hal ini akan memungkinkan kita untuk mengamati dan membuktikan terjadinya pergeseran nilai input dan output. Selain itu, kita juga dapat menentukan jenis shift register yang digunakan, apakah itu SISO (Serial In Serial Out), SIPO (Serial In Paralel Out), PISO (Paralel In Serial Out), atau PIPO (Paralel In Paralel Out).
Dari variasi input tadi didapatkan
dengan 4 kondisi dimana :
*Kondisi 1
B3-B6=0 (dihubungkan ke kaki S pada JK flip flop)
B0, B2=1
B1=X
B3-B6 dibikin dalam kondisi 0, hal ini dikarenakan agar nilai B3'-B6' adalah berlogika 1. Hal ini bertujuan agar kaki S pada JK flip flop tidak aktif, karena kaki S pada JK flip flop memiliki prinsip kerja aktif low yaitu aktif saat logika 0. Kaki R pada JK flip flop dihubungkan dengan B0, sehingga B0 harus berlogika 1 agar kaki R tidak aktif. Hal ini dikarenakan kaki R memiliki prinsip kerja aktif low (aktif saat logika 0). B2 merupakan salah satu inputan dari gerbang AND, sehingga agar output dari gerbang AND aktif maka B2 harus berlogika 1. Output dari gerbang AND menjadi clock pada tiap tiap JK flip flop. B1 bernilai X (don't care), hal ini berarti B1 merupakan berperan menjadi inputan atau masukannya. Di sini kita mencoba memasukkan dan memvariasikan data inputan. Dimana saat berlogika 1 akan menginputkan data 1 dan saat berlogika 0 maka akan menginputkan data 0. Saat dilakukan pada percobaan, kondisi 1 ini kita melakukan penginputan data dan digeser secara satu per satu (secara serial) dan dikeluarkan secara satu per satu (serial). Sehingga, dapat disimpulkan bahwa rangkaian pada kondisi 1 ini merupakan SISO (Serial In Serial Out), karena inputannya masuk secara satu per satu dan outputnya keluar satu per satu.
*Kondisi 2
B3-B6=0
B1=X
B0=1
B2=↓
B3-B6 dihubungkan dengan kaki S pada JK flip flop dan memiliki logika 0, B0 berlogika 1 dan terhubung dengan kaki R pada JK flip flop, B2 diberi tanda ↓ dan B1 berlogika X (don't care), artinya B1 berfungsi sebagai inputan. Saat inputan B1 divariasikan, dan setelah semua data inputan selesai dimasukkan secara satu per satu (serial), maka B2 diberi ↓ (artinya dari logika 1 ke 0), sehingga didapatkan output yang keluar secara bersamaan (paralel). Dengan demikian, rangkaian pada kondisi 2 ini merupakan SIPO (Serial In Paralel Out), karena inputannya dimasukkan secara satu per satu dan bergantian serta ouputnya keluar secara bersamaan dan serentak.
*Kondisi 3
B3-B6=X
B1=0
B0, B2=1
B3-B6=X, artinya berperan sebagai inputan. B1 diberi logika 0 sedangkan B0 dan B2 diberi logika 1. Jadi, kita memberikan inputan secara bersamaan dan serentak dengan menekan B3-B6 secara bersamaan, sehingga outputnya akan keluar secara satu per satu dan bergantian. Dengan demikian, rangkaian pada kondisi 3 ini merupakan PISO (Paralel In Serial Out), karena inputannya dimasukkan secara bersamaan (paralel) dan outputnya keluar secara satu per satu (serial).
*Kondisi 4
B3-B6=X
B0=1
B1, B2=0
B3-B6=X, artinya berperan sebagai inputan. B0 diberi logika 1 sedangkan B1 dan B2 diberi logika 0. Jadi, kita memberikan inputan secara bersamaan dan serentak dengan menekan B3-B6 secara bersamaan, sehingga outputnya akan keluar secara bersamaan dan serentak. Dengan demikian, rangkaian pada kondisi 4 ini merupakan PIPO (Paralel In Paralel Out), karena inputannya dimasukkan secara bersamaan (paralel) dan outputnya keluar secara bersamaan (paralel).
1. Analisa output yang dihasilkan tiap tiap kondisi! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan!
*Kondisi 1
B3-B6=0 (dihubungkan ke kaki S pada JK flip flop)
B0, B2=1
B1=X
B3-B6 dibikin dalam kondisi 0, hal ini dikarenakan agar nilai B3'-B6' adalah berlogika 1. Hal ini bertujuan agar kaki S pada JK flip flop tidak aktif, karena kaki S pada JK flip flop memiliki prinsip kerja aktif low yaitu aktif saat logika 0. Kaki R pada JK flip flop dihubungkan dengan B0, sehingga B0 harus berlogika 1 agar kaki R tidak aktif. Hal ini dikarenakan kaki R memiliki prinsip kerja aktif low (aktif saat logika 0). B2 merupakan salah satu inputan dari gerbang AND, sehingga agar output dari gerbang AND aktif maka B2 harus berlogika 1. Output dari gerbang AND menjadi clock pada tiap tiap JK flip flop. B1 bernilai X (don't care), hal ini berarti B1 merupakan berperan menjadi inputan atau masukannya. Di sini kita mencoba memasukkan dan memvariasikan data inputan. Dimana saat berlogika 1 akan menginputkan data 1 dan saat berlogika 0 maka akan menginputkan data 0. Saat dilakukan pada percobaan, kondisi 1 ini kita melakukan penginputan data dan digeser secara satu per satu (secara serial) dan dikeluarkan secara satu per satu (serial). Sehingga, dapat disimpulkan bahwa rangkaian pada kondisi 1 ini merupakan SISO (Serial In Serial Out), karena inputannya masuk secara satu per satu dan outputnya keluar satu per satu.
*Kondisi 2
B3-B6=0
B1=X
B0=1
B2=↓
B3-B6 dihubungkan dengan kaki S pada JK flip flop dan memiliki logika 0, B0 berlogika 1 dan terhubung dengan kaki R pada JK flip flop, B2 diberi tanda ↓ dan B1 berlogika X (don't care), artinya B1 berfungsi sebagai inputan. Saat inputan B1 divariasikan, dan setelah semua data inputan selesai dimasukkan secara satu per satu (serial), maka B2 diberi ↓ (artinya dari logika 1 ke 0), sehingga didapatkan output yang keluar secara bersamaan (paralel). Dengan demikian, rangkaian pada kondisi 2 ini merupakan SIPO (Serial In Paralel Out), karena inputannya dimasukkan secara satu per satu dan bergantian serta ouputnya keluar secara bersamaan dan serentak.
*Kondisi 3
B3-B6=X
B1=0
B0, B2=1
B3-B6=X, artinya berperan sebagai inputan. B1 diberi logika 0 sedangkan B0 dan B2 diberi logika 1. Jadi, kita memberikan inputan secara bersamaan dan serentak dengan menekan B3-B6 secara bersamaan, sehingga outputnya akan keluar secara satu per satu dan bergantian. Dengan demikian, rangkaian pada kondisi 3 ini merupakan PISO (Paralel In Serial Out), karena inputannya dimasukkan secara bersamaan (paralel) dan outputnya keluar secara satu per satu (serial).
*Kondisi 4
B3-B6=X
B0=1
B1, B2=0
B3-B6=X, artinya berperan sebagai inputan. B0 diberi logika 1 sedangkan B1 dan B2 diberi logika 0. Jadi, kita memberikan inputan secara bersamaan dan serentak dengan menekan B3-B6 secara bersamaan, sehingga outputnya akan keluar secara bersamaan dan serentak. Dengan demikian, rangkaian pada kondisi 4 ini merupakan PIPO (Paralel In Paralel Out), karena inputannya dimasukkan secara bersamaan (paralel) dan outputnya keluar secara bersamaan (paralel).
Jadi, hasil yang didapatkan sudah sesuai dengan teorinya.
- Kondisi 1 : Pada SISO, jumlah jalur masuk dan jalur keluarannya adalah satu. Flip flop selanjutnya menerima inputan dari output flip flop sebelumnya. Hal ini menandakan bahwa output yang didapatkan muncul secara bergantian dan satu per satu.
- Kondisi 2 : Pada SIPO, jalur masuknya berjumlah satu dan jalur keluarannya sesuai dengan jumlah JK flip flop yang digunakannya (keluar secara serentak).
- Kondisi 3 : Pada PISO, jalur masukannya sesuai dengan jumlah JK flip flop yang digunakannya (masuk secara serentak) dan jalur keluarannya berjumlah satu (serial).
- Kondisi 4 : Pada PIPO, jalur masukan dan jalur keluarannya sesuai dengan jumlah JK flip flop yang digunakannya, artinya adalah data dimasukkan dan dikeluarkan secara bersamaan.
2. Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut
Pengaruh gerbvang AND pada rangkaian percobaan 1 adalah agar paralel input dan paralel output dapat dilakukan. Atau dengan kata lain, jika gerbang AND dihapus, maka sumber dari CLOCK akan terhubung langsung dengan JK flip flop. Sehingga akan sulit menentukan output yang dihasilkan, apakah serial out atau paralel out. Jika gerbang AND dihapus, maka CLOCKnya akan tetap dan keluaran yang dihasilkan juga tetap. Jika gerbang AND diberi inputan dengan logika 0, maka pada CLOCK menghasilkan keluaran yaitu paralel out sebab outputnya hanya 0. Sedangkan jika gerbang AND diberi inputan dengan logika 1, maka keluaran yang dihasilkan berupa serial out sebab kemungkinan outputnya berubah-ubah bisa 1 ke 0 ataupun 0 ke 1. Dengan demikian, gerbang AND berfungsi menentukan sifat dari keluarannya agar data yang didapatkan akurat. Oleh karena itu, dapat disimpulkan bahwa penghapusan gerbang AND akan menyebabkan tidak adanya SIPO, PISO, dan PIPO.
.jpg)
.jpg)
Tidak ada komentar:
Posting Komentar